




INF3400 Del 11

Latcher og vipper


UNIVERSITETET
I OSLO

Konvensjonelle CMOS latcher




Problemer:


1. Terskelfall
2. Ukjent last
3. Ukjent drivegenskaper




Definert drivegenskaper




Definert last




ifj

UNIVERSITETET
I OSLO

Konvensjonell latch



Redusert utgangslast




Redusert klokkelast

ifj


UNIVERSITETET
I OSLO

Latchevarianter




UNIVERSITETET
I OSLO

Konvensjonelle CMOS vipper



UNIVERSITETET
I OSLO

Detaljer




Når begge klokkesignalene er lave:

- Men klokke invertert burde vært høy:
 - TP1 åpen og C2MOS1 lukket
 - TP2 lukket og C2MOS2 åpen
- TP1 og C2MOS1 delvis åpne, men C2MOS1 lukker når klokke invertert blir høy – OK
- TP2 og C2MOS2 delvis åpne:
 - Y får riktig verdi men kan påvirke Z og Q
 - pMOS i TP2 driver ikke 0 godt og skal bare kjempe mot en 1er via C2MOS2, dvs. skaper ikke problemer pga terskelfall.


Når begge klokkesignalene er høye:

- Tilsvarende situasjon som når begge klokkesignalene er lave.



UNIVERSITETET
I OSLO

Statisk vippe med tofase klokke



Svært trygg men treg



UNIVERSITETET
I OSLO


Latcher som styres av klokkepulser




Klokke -> 1

- Inngang til NAND er 1 og 1 og generert klokke er høy.

- Men etter hvert vil inngangene bli 1 og 0 (pga forsinkelse og generert klokke er lav.



UNIVERSITETET
I OSLO




• Klokke = 0:

- Generert klokke er lav.


• Klokke -> 1 og en er 1:

- Generert klokke er høy.


- Men blir lav etter tidsforsinkelse styrt av treg inverter.



UNIVERSITETET
I OSLO



Alternativ pulsgenerator






Alternativ latch:

- Klokke er lav betyr hold.
- Klokke blir høy vil gi sampling av inngangen så lenge ikke de tre inverterne rekker å produsere en 0er.


ifj

UNIVERSITETET
I OSLO

Latcher og vipper som kan resettes



Latch: X settes til 1
når reset er 1




Vippe: Det latches inn
en 1er når reset er 1

ifj

UNIVERSITETET
I OSLO

Latch med asynkron reset




Latch:

1. X settes til 1 når reset er 1
 1. Og Y settes til 1 når klokkesignal er 1.
2. Y settes til 1 når reset er 1 og klokkesignal er 0.




UNIVERSITETET
I OSLO

Vippe



Vippe med asynkron reset





Alternativ vippe med asynkron reset



UNIVERSITETET
I OSLO

Vippe med asynkron set og reset




Set = Reset = 0

ifj




UNIVERSITETET
I OSLO



Set = 0 og Reset = 1

1. X og Y settes til 0
via NAND portene.


1. X og Q er 0.



ifj




UNIVERSITETET
I OSLO



Set = 1 og Reset = 0

1. X og Y settes til 1
via NAND portene.


1. X og Q er 1.



ifj






UNIVERSITETET
I OSLO



Set = 1 og Reset = 1

1. Gir konflikt

2. Men kan gi entydig
resultat avhengig
av rekkefølgen på
transisjon til 0.




ifj




UNIVERSITETET
I OSLO

Latcher og vipper som kan enables





UNIVERSITETET
I OSLO






UNIVERSITETET
I OSLO

Latcher med logikk



Klass semidynamisk vippe (SDFF)






Klokke er 1:


1. Skal latche inn ny verdi:

1. $D = 1$:
 1. NAND porten gir 1 uavhengig av X pga tidsforsinkelse i invertere.
 2. X trekkes ned til 0 pga svak invertere som skal holde X.
 3. Q blir lik D.
2. $D = 0$:
 1. Nedtrekket for X er skrudd av og X forblir høy.
 2. Q trekkes ned og blir lik D.





UNIVERSITETET
I OSLO

Differensielle vipper




UNIVERSITETET
I OSLO



Klokke er 0: Holder verdi


Klokke er 1: Latcher inn ny verdi.

ifj



UNIVERSITETET
I OSLO

Kun en transistor i
utgangsportene gir raskere
respons.




ifj




UNIVERSITETET
I OSLO

En-fase (TSPC) latcher og vipper



Bare ett klokkesignal


Klokke = 0 betyr hold verdi




ifj



UNIVERSITETET
I OSLO



Klokke = 1 betyr latch



Latcher i motfase

ifj



UNIVERSITETET
I OSLO

